一、申請內(nei)容(rong)
（一）對集成電路設(she)計企業(ye)流片(pian)支持
1.多項目晶圓直接流片資助；
2.首次(ci)完成全掩膜(mo)工程(cheng)產(chan)品流片資助。
（二）對集成電路設計企業購(gou)買IP（硅知識產權）支(zhi)持
對于(yu)企業購買IP開展高端芯片研發，給(gei)予IP購買費用(yong)資助(zhu)。
（三）對集成電(dian)路EDA設(she)計(ji)工(gong)具研發支持
對于從事集成(cheng)電(dian)路EDA設計工(gong)具研發(fa)的(de)企業，給予EDA研發(fa)費用資(zi)助。
二、設(she)定依(yi)據(ju)
（一）《深圳市(shi)人民政府關于印發進一步推(tui)動集(ji)成電(dian)路產業發展行動計劃（2019-2023年）的通知》(深府〔2019〕28號)；
（二）《深(shen)圳(zhen)市(shi)人(ren)民政府辦公廳(ting)關于印發加快(kuai)集成(cheng)電路產業發展若干措施的通知(zhi)》（深(shen)府辦規〔2019〕4號）。
（三(san)）《深(shen)圳市科技計劃項(xiang)目管理辦法(fa)》(深科技創新規(gui)〔2019〕1號；
（四）《深(shen)圳(zhen)市(shi)科(ke)技研發(fa)資(zi)金管(guan)理辦法(fa)》(深科技創新規〔2019〕2號)；
（五）《深圳市企(qi)業研究開發項目(mu)與高(gao)新技(ji)術(shu)企(qi)業培育項目(mu)資助(zhu)管理辦法》（深科技(ji)創新規〔2019〕5號）。
三(san)、支持(chi)強度(du)與方式
支持強度(du)：有數(shu)量限制(zhi)，受(shou)科技研發資金年度(du)總(zong)額控(kong)制(zhi)。按(an)照審計結果(guo)確(que)定資(zi)助額度(du)，本批次(ci)資(zi)(zi)助資(zi)(zi)金納入2021年(nian)市級(ji)財(cai)政(zheng)預算安(an)排。
（一）對集成電路設(she)計企(qi)業(ye)流(liu)片支持
1.對(dui)于使(shi)用(yong)多項目(mu)晶(jing)圓(yuan)進行研(yan)發的(de)企業，給予2019年多項目(mu)晶(jing)圓(yuan)直接流(liu)片費用(yong)最(zui)高70%、年度總額(e)不超過300萬元的(de)資助；
2.對于首次完(wan)成全(quan)掩(yan)(yan)膜(mo)工程產(chan)品流(liu)片(pian)的(de)企(qi)業，給予2019年首次完(wan)成全(quan)掩(yan)(yan)膜(mo)工程產(chan)品流(liu)片(pian)費用最高50%、年度總額不超過500萬元的(de)資助。
（二）對(dui)集成電路設(she)計企業購買IP支(zhi)持
對于(yu)購買IP開展高端芯片研發(fa)的企業，給(gei)予(yu)2019年IP購買實際支(zhi)付費用(yong)最高20%的資助，單個(ge)企業每(mei)年總額不超過500萬元。
（三）對(dui)集成電路EDA設計工具研發支持(chi)
對于從事(shi)集成電路(lu)EDA設計工具研(yan)發(fa)的(de)企業(ye)，給予2019年(nian)EDA研(yan)發(fa)費(fei)用實際支出最高30%的(de)研(yan)發(fa)資(zi)助，總額不超過3000萬(wan)元(yuan)。
支持方式：事后資助。
四(si)、申請(qing)條(tiao)件
（一）基本條件(jian)：
1.申請單位應當是(shi)在深圳市(shi)（含深汕特別(bie)合作區，下同）依法(fa)(fa)注冊，具備法(fa)(fa)人資(zi)格的(de)企(qi)業(ye)；
2.申請單位應(ying)在深(shen)圳具備研發的(de)場(chang)地、設(she)施(shi)、人員(yuan)等；
3.申請單位(wei)未列入深圳市科(ke)研誠信異(yi)常名錄；
4.申請單(dan)位無逾期(qi)未(wei)辦理驗收(shou)的項目；
5.申請(qing)單位同一項(xiang)目不得向市有關部門(men)進行多頭申請(qing)和重復申請(qing)；
（二）專(zhuan)項條件：
1.對(dui)集成電路設計企業流片(pian)支持
（1）申請單位應(ying)為集(ji)成電(dian)路設計(ji)企業；
（2）申請單位應(ying)為流片產(chan)品的知識產(chan)權所有方(fang)；
（3）未申請市發(fa)展改(gai)革委集成電路(lu)設(she)計流片扶持(chi)計劃。
2.對(dui)集成(cheng)電(dian)路設計企(qi)業購買IP支持
（1）申請(qing)單(dan)位應為集成電路設計企業(ye)；
（2）申請單(dan)位應為IP授權協議中的知識產權最終被授予(yu)方，且不再(zai)轉售(shou)予(yu)第三(san)方；
（3）IP購買(mai)實際支付費(fei)用(yong)(yong)應為IP授權費(fei)用(yong)(yong)（不(bu)含版稅費(fei)用(yong)(yong)）。
3.對(dui)集成電(dian)路(lu)EDA設計工具研發支持
（1）申(shen)請單位應為EDA設(she)計(ji)工具研發企業；
（2）研究開發活動應(ying)符合研發費用加計扣除政策范疇，且2019年度已(yi)向稅務部(bu)門(men)辦理加計扣(kou)除(chu)申報。
五、受(shou)理時間
網絡填報受理時(shi)間：2020年8月10日-2020年9月9日（截(jie)止24:00）。
（二）書面材料(liao)提(ti)交時(shi)間：項目入庫后提交紙質(zhi)書面(mian)材料，具體提交時(shi)間和方式另(ling)行通知。
