一、申請內容
（一）對(dui)集(ji)成電路(lu)設計(ji)企(qi)業流片支持
1.多項目(mu)晶圓直(zhi)接流片資助；
2.首次完(wan)成全(quan)掩膜(mo)工程(cheng)產品流(liu)片資助。
（二）對集(ji)成(cheng)電路設計企業購買IP（硅(gui)知識產權）支持(chi)
對于(yu)企業(ye)購買IP開展高端芯(xin)片研發，給予IP購買費用資助。
（三）對集成電路EDA設計工具(ju)研發支持
對于從事集成電(dian)路EDA設(she)計(ji)工具研發的企業，給予EDA研發費用資助。
二、設定依據
（一(yi)(yi)）《深(shen)圳(zhen)市人民(min)政府關(guan)于印發(fa)進一(yi)(yi)步推動集成電路產業發(fa)展行(xing)動計劃（2019-2023年）的(de)通知》(深(shen)府〔2019〕28號)；
（二(er)）《深圳市人民政府辦公廳(ting)關于印(yin)發加快集成電路產業發展若(ruo)干措施(shi)的通知》（深府辦規〔2019〕4號）。
（三）《深圳市科技計(ji)劃項目管理辦法》(深科技創(chuang)新規〔2019〕1號；
（四）《深圳市科技研(yan)發資金管理辦(ban)法》(深科技創新規〔2019〕2號)；
（五）《深圳市企(qi)業研(yan)究開(kai)發(fa)項(xiang)目與(yu)高新(xin)技術企(qi)業培育(yu)項(xiang)目資助管理辦(ban)法》（深科技創新(xin)規〔2019〕5號(hao)）。
三、支持強度與方式
支持強度(du)：有(you)數量限制，受(shou)科技研發資(zi)金年(nian)度(du)總額(e)控制。按照審計結果確定(ding)資(zi)助額(e)度(du)，本批次資(zi)助資(zi)金納入2022年(nian)市級財政預算安(an)排。
（一）對集成電路設計企業流片支(zhi)持
1.對于使(shi)用(yong)多(duo)項目晶(jing)圓進(jin)行(xing)研發的企業，給(gei)予2020年(nian)多(duo)項目晶(jing)圓直接流片費(fei)用(yong)最高70%、年(nian)度總(zong)額不超過(guo)300萬元的資(zi)助；
2.對于首次完成全掩(yan)膜(mo)(mo)工程產品流(liu)片的企業，給予2020年(nian)首次完成全掩(yan)膜(mo)(mo)工程產品流(liu)片費用最高50%、年(nian)度總額(e)不超(chao)過500萬元的資助(zhu)。
（二）對集成電(dian)路設計企業購(gou)買IP支持(chi)
對于購(gou)買IP開展高端芯片研發的企(qi)業，給予2020年(nian)IP購(gou)買實際支付(fu)費(fei)用最高20%的資(zi)助，單(dan)個企(qi)業每年(nian)總額不(bu)超過(guo)500萬元。
（三）對集成電路EDA設(she)計(ji)工具研發支持
對于從事集(ji)成電路(lu)EDA設計工具(ju)研發的(de)企業，給予2020年(nian)EDA研發費用實際支出最高(gao)30%的(de)研發資(zi)助(zhu)，總額不(bu)超過3000萬元(yuan)。
支持方式：事后資助。
四、申請條件
（一）基本(ben)條件：
1.申請單位(wei)應當(dang)是在深圳市（含深汕特別(bie)合作區，下同）依法注冊(ce)，具備法人(ren)資格的(de)企(qi)業；
2.申請單位應(ying)在深圳具備研發(fa)的場(chang)地、設施、人員等(deng)；
3.申請單位未列入深圳市科研(yan)誠信異常名錄；
4.申請單(dan)位無逾期未(wei)辦理驗收的項目；
5.申請單位同一項目不(bu)得向市(shi)有關部門進(jin)行多(duo)頭申請和重復申請；
（二）專(zhuan)項條件：
1.對集成(cheng)電路設計企業流片支(zhi)持
（1）申請單位應為(wei)集成(cheng)電(dian)路(lu)設(she)計企業；
（2）申請(qing)單(dan)位(wei)應為流片產(chan)品(pin)的知識(shi)產(chan)權所有方；
（3） 項目未(wei)申請市發(fa)展改革委集成電路設(she)計流片扶持計劃。
2.對(dui)集(ji)成電路設計企業購買IP支持
（1）申請單位應為集(ji)成電路設計(ji)企業；
（2）申請單位應為IP授權協議中的知識產權最終被授予方(fang)(fang)，且(qie)不(bu)再轉售予第三方(fang)(fang)；
（3）IP購買實際支付費(fei)用應為IP授權費(fei)用（不含(han)版稅(shui)費(fei)用）。
3.對集成電路EDA設計工具研發(fa)支持(chi)
（1）申請單位應為(wei)從事(shi)集成電路EDA設計工(gong)具研(yan)發企業；
（2）研究開(kai)發活動應符合研發費(fei)用加(jia)計扣(kou)除(chu)政策范疇，且2020年度已(yi)向稅(shui)務部(bu)門辦理加(jia)計扣(kou)除(chu)申(shen)報。
五、受理機關
（一(yi)）受理機關：深(shen)圳市科技(ji)創(chuang)新委員會。
（二(er)）受理時間：
網絡填報受理時間(jian)：2021年(nian)7月5日-2021年(nian)8月4日（截止24:00）。
（三）書面材料提交時間：項目入庫后提交紙質書面材料，具體提交時間和方式另行通知。
